h1_key

  AMD宣布 Vitis? 統(tǒng)一軟件平臺(tái) 2023.2 版本發(fā)布，該版本提供了一個(gè)單一的環(huán)境，便于使用 AMD 自適應(yīng) SoC 與 FPGA 簡(jiǎn)化高性能設(shè)計(jì)的設(shè)計(jì)、仿真與實(shí)現(xiàn)。

最新版本發(fā)布了新的功能，例如用于嵌入式 C/C++ 設(shè)計(jì)的獨(dú)立工具、新的統(tǒng)一圖形用戶界面( GUI )以及一系列增強(qiáng)功能，從而簡(jiǎn)化了搭載 AI 引擎( AIE )的 AMD Versal 自適應(yīng) SoC 的使用。

  新功能助您開發(fā) Versal AIE-DSP 設(shè)計(jì)

  我們的 2023.1 版本提供了增強(qiáng)的工具，支持基于 AIE 的 DSP 設(shè)計(jì)的實(shí)現(xiàn)。2023.2 版本將這些增強(qiáng)推進(jìn)了一步，提供了新的 DSP 庫(kù)函數(shù)、DSP 函數(shù)的新的 API 支持，以及 AIE 模擬器/編譯器中的新功能。

  從 2023.2 版本開始，AIE 模擬器/編譯器工具鏈現(xiàn)在可支持 Versal Edge AIE-ML 架構(gòu)，包括更大型的 AIE-ML 內(nèi)存塊。這使得在 Versal AI Edge 器件中實(shí)現(xiàn)高性能 DSP 設(shè)計(jì)成為可能。

  面向 AIE 的全新 DSP 庫(kù)函數(shù)，如混合基 FFT( Mixed Radix FFT )、離散傅里葉變換( DFT )和通用矩陣向量乘法( General Matrix-Vector Multiply )等，都有助于簡(jiǎn)化開發(fā)流程。對(duì)于 AIE-ML 來(lái)說(shuō)，新的 DSP 庫(kù)函數(shù)包括額外的 FIR 濾波器配置(半帶、單速率、分?jǐn)?shù)重新采樣器、速率變化插值/抽取)以及通用矩陣乘法( GeMM )和 DFT。

  此版本還為使用 cint32 twiddle 數(shù)據(jù)類型、面向 Radix-4 FFT 的 cint16，以及向量化的“fix2flt”和“fit2fix”運(yùn)算執(zhí)行 FFT 提供 API 支持。

  全新的多線程模擬器內(nèi)核能夠加速 AIE DSP 設(shè)計(jì)仿真。此外，AIE 模擬器現(xiàn)在還支持使用 MATLAB® 和 Python 的實(shí)時(shí)流量生成功能進(jìn)行測(cè)試。

Vitis? 分析器現(xiàn)在增加了指導(dǎo)報(bào)告，旨在幫助用戶選擇合適的 FIFO 大小，從而防止死鎖擁塞并最大限度提升系統(tǒng)性能與可靠性。

  使用獨(dú)立工具快速構(gòu)建嵌入式設(shè)計(jì)

  我們聽取了客戶關(guān)于需要用于 C/C++ 應(yīng)用代碼開發(fā)的獨(dú)立嵌入式工具的反饋。2023.2 版本推出了 Vitis? Embedded，這是一款根據(jù)開發(fā)人員需求而定制的全新工具，旨在為嵌入式處理子系統(tǒng)設(shè)計(jì)和編譯 C/C++ 軟件。

新工具單個(gè)文件下載的大小不到 15 GB，比完整 Vitis 軟件平臺(tái)要小得多，不僅可為 Arm® 和 MicroBlaze? 處理器提供完整的編譯器和模擬器，還具備開發(fā)人員進(jìn)行嵌入式處理子系統(tǒng)設(shè)計(jì)所需的所有功能。

  借助易于使用的統(tǒng)一界面簡(jiǎn)化開發(fā)

  在這個(gè)新版本中，我們面向所有 Vitis 工具推出了新的、統(tǒng)一的、下一代圖形用戶界面( GUI )?，F(xiàn)在，開發(fā)人員無(wú)需在多個(gè) GUI 中學(xué)習(xí)與工作了。

Vitis Embedded、Vitis HLS、Vitis 分析器和 AIE 編譯器現(xiàn)在均具有一致的觀感，從而帶來(lái)無(wú)縫的用戶體驗(yàn)。