h1_key

  隨著人們對(duì)數(shù)據(jù)中心容量需求的增加，企業(yè)正在尋找最有效的空間利用方法。數(shù)據(jù)中心開(kāi)發(fā)人員不得不重新考慮如何設(shè)計(jì)和構(gòu)建服務(wù)器，以應(yīng)對(duì)人們不斷增長(zhǎng)的計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)容量需求的相關(guān)挑戰(zhàn)。新設(shè)計(jì)趨向使用尺寸更小、功能更強(qiáng)的新組件。

  在下一代數(shù)據(jù)中心中，一方面存在電力和物理空間緊缺問(wèn)題，另一方面，為了滿足未來(lái)互聯(lián)網(wǎng)的容量需求，還必須增加計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)容量。為了解決該矛盾，工程師們必須在服務(wù)器設(shè)計(jì)中采用下一代高密度組件。這些組件不僅要布局緊湊，而且為了確保信號(hào)完整性還必須高度可靠和堅(jiān)固耐用。

  高速信息傳輸方面的挑戰(zhàn)

  在為未來(lái)數(shù)據(jù)中心設(shè)計(jì)尺寸更小、更堅(jiān)固的連接器和布線組件方面，存在一些工程設(shè)計(jì)挑戰(zhàn)，其中就包括設(shè)計(jì)高速信號(hào)路徑。這些與信號(hào)完整性(SI)相關(guān)的挑戰(zhàn)很多，并以各種方式對(duì)數(shù)據(jù)速率的提升和數(shù)據(jù)的可靠傳輸產(chǎn)生重大影響。在信號(hào)完整性和整體電路布局方面，工程師必須考慮一些更關(guān)鍵的因素，包括：

  串?dāng)_

  串?dāng)_是指能量從一條信號(hào)路徑轉(zhuǎn)移到另一條信號(hào)路徑的無(wú)用能量傳輸，它會(huì)導(dǎo)致信號(hào)失真并降低系統(tǒng)的整體性能。

  噪音

  噪聲是任何可能干擾數(shù)據(jù)傳輸?shù)耐鈦?lái)信號(hào)。它可以由各種來(lái)源引入，包括外部來(lái)源(如電磁干擾(EMI)等)和內(nèi)部來(lái)源(如開(kāi)關(guān)噪聲等)。

  信號(hào)損失

  信號(hào)損失是指信號(hào)在通過(guò)傳輸介質(zhì)時(shí)的性能下降。導(dǎo)致這種損耗的包括阻抗不匹配和傳輸線效應(yīng)。

  阻抗不匹配

  阻抗不匹配是指信號(hào)路徑中兩點(diǎn)之間的阻抗差。阻抗不匹配會(huì)導(dǎo)致信號(hào)反射并降低系統(tǒng)的整體性能。從歷史上看，相互插接的連接器組件若阻抗不匹配，則往往比PCB本身更容易形成更高頻率的信號(hào)反射源。

  傳輸線效應(yīng)

  傳輸線效應(yīng)是指信號(hào)如何通過(guò)傳輸介質(zhì)傳播。高速信號(hào)的傳輸可能會(huì)受到趨膚效應(yīng)、介電損耗和相位延遲等因素的干擾。這些影響會(huì)導(dǎo)致信號(hào)失真，并降低系統(tǒng)在延遲方面的整體性能。

  配電

  高速信號(hào)需要穩(wěn)定的電源才能正常工作。工程師必須設(shè)計(jì)能夠?yàn)楦咚傩盘?hào)提供穩(wěn)定電力而不會(huì)引入噪聲或其它中斷的配電系統(tǒng)。

  熱管理

  高速信號(hào)會(huì)產(chǎn)生大量熱量，這對(duì)管理來(lái)說(shuō)是個(gè)挑戰(zhàn)。工程師必須設(shè)計(jì)能夠有效散熱的系統(tǒng)，以防止元器件過(guò)熱并確保系統(tǒng)的長(zhǎng)期可靠性。

  精心設(shè)計(jì)和制造的連接器和接線組件，對(duì)于最大限度地減少負(fù)面因素的出現(xiàn)至關(guān)重要。但是，在選擇正確的連接器和接線組件時(shí)，還必須考慮其它變量。工程師在布線組件方面首先考慮以上必要事宜是有幫助的。

  差分線對(duì)與單端信號(hào)

  在差分信號(hào)中，兩個(gè)信號(hào)線(一對(duì))通過(guò)一個(gè)通道同時(shí)傳輸，一個(gè)信號(hào)攜帶數(shù)據(jù)，另一個(gè)信號(hào)攜帶數(shù)據(jù)的逆向信號(hào)，也叫補(bǔ)碼。接收器比較兩個(gè)信號(hào)以提取原始數(shù)據(jù)。差分信號(hào)比單端信號(hào)更能抵抗噪聲和干擾，因?yàn)樵肼暬蚋蓴_對(duì)兩個(gè)信號(hào)的影響相同，接收器可以將兩個(gè)信號(hào)相抵以消除噪聲。

  在單端信號(hào)中，只有一個(gè)信號(hào)線攜帶數(shù)據(jù)，信道的另一端是一個(gè)公共接地或參考電位。單端信號(hào)比差分信號(hào)更直接和更常見(jiàn)，但它更容易受到噪聲和干擾的影響，因?yàn)闊o(wú)互補(bǔ)信號(hào)的保護(hù)。

  差分和單端信號(hào)都可用于各種應(yīng)用場(chǎng)合，包括數(shù)字和模擬電路以及各種信號(hào)頻率和傳輸距離的場(chǎng)合。兩者之間的選擇取決于系統(tǒng)的具體要求和限制條件，例如對(duì)噪聲和干擾的敏感性、硬件的復(fù)雜性和成本，以及所需的信號(hào)質(zhì)量和速度。為了在整體設(shè)計(jì)中實(shí)現(xiàn)高性能，電氣方面的考慮只是其中一部分考慮。系統(tǒng)組件還應(yīng)符合普遍采用的質(zhì)量規(guī)約。PCI Express(PCIe)是滿足此要求的絕佳選擇。

  下一代PCIe

  PCIe(Peripheral Component Interconnect Express的縮寫(xiě))是一種高速計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，它將計(jì)算機(jī)連接到一個(gè)或多個(gè)外圍設(shè)備。英特爾在2004年開(kāi)發(fā)了PCIe，以替代舊的PCI(外圍組件互連)和AGP(加速圖形端口)標(biāo)準(zhǔn)。

  PCIe的主要優(yōu)勢(shì)之一是其數(shù)據(jù)傳輸速率比舊的PCI和AGP標(biāo)準(zhǔn)高得多。這使其適用于高帶寬設(shè)備，如顯卡和固態(tài)驅(qū)動(dòng)器。除了數(shù)據(jù)傳輸速率高外，PCIe還支持熱插拔，允許在不關(guān)閉系統(tǒng)的情況下向系統(tǒng)添加或刪除設(shè)備。這對(duì)于服務(wù)器來(lái)說(shuō)特別有用，因?yàn)榉?wù)器需要能夠在設(shè)備仍在運(yùn)行時(shí)添加和刪除設(shè)備。

  2019年，PCIe的第5代標(biāo)準(zhǔn)發(fā)布。第5代PCIe的一些主要功能包括：

  數(shù)據(jù)傳輸速率高達(dá)32GT/s(每秒傳輸千兆比特?cái)?shù)據(jù))，大約是PCIe Gen 4數(shù)據(jù)傳輸速率的兩倍，是PCIe Gen 3數(shù)據(jù)傳輸速率的4倍;

  改進(jìn)了信號(hào)完整性和抗干擾性，這要?dú)w功于許多設(shè)計(jì)革新，包括使用低損耗材料、改進(jìn)型均衡技術(shù)和增強(qiáng)的信噪比;

  采用了多項(xiàng)電源管理增強(qiáng)功能，提高了電源效率，包括采用低功耗狀態(tài)和更高效的信號(hào)編碼方案;

  增強(qiáng)了互操作性，這得益于他們改進(jìn)了與前幾代PCIe標(biāo)準(zhǔn)的向后兼容性。

  PCIe Gen 5預(yù)計(jì)將被廣泛應(yīng)用，包括應(yīng)用于高性能計(jì)算、數(shù)據(jù)中心、網(wǎng)絡(luò)、存儲(chǔ)和消費(fèi)電子產(chǎn)品。此外，它在數(shù)據(jù)傳輸速率高和延遲低的關(guān)鍵應(yīng)用場(chǎng)合中具有優(yōu)勢(shì)，例如在高速存儲(chǔ)系統(tǒng)和實(shí)時(shí)數(shù)據(jù)處理應(yīng)用場(chǎng)合中。第5代規(guī)范還對(duì)信號(hào)速度(32Gbps NRZ(不歸零制))和引腳數(shù)量提出了嚴(yán)格的要求。

  Molex莫仕走在了該領(lǐng)域的前列，并隨時(shí)準(zhǔn)備通過(guò)其NearStack技術(shù)來(lái)幫助工程師應(yīng)對(duì)在設(shè)計(jì)下一代網(wǎng)絡(luò)和存儲(chǔ)設(shè)備的挑戰(zhàn)。通過(guò)將工程和制造專業(yè)技術(shù)與PCIe Gen 5規(guī)范的優(yōu)勢(shì)相結(jié)合，Molex莫仕將性能強(qiáng)大且堅(jiān)固耐用的連接器和電纜組件推向市場(chǎng)。這些組件旨在滿足未來(lái)數(shù)據(jù)中心的計(jì)算、聯(lián)網(wǎng)和存儲(chǔ)需求。

  NearStack:通過(guò)科技創(chuàng)新應(yīng)對(duì)業(yè)務(wù)挑戰(zhàn)

  Molex莫仕的NearStack PCIe連接器(以下簡(jiǎn)稱為NS PCIe)系統(tǒng)產(chǎn)品和電纜跳線組件是一系列高密度結(jié)構(gòu)的互連產(chǎn)品，旨在滿足當(dāng)今數(shù)據(jù)中心不斷增長(zhǎng)的需求。

  NS PCIe專注于快速可靠地將數(shù)據(jù)從A點(diǎn)移動(dòng)到B點(diǎn)，同時(shí)管理好成本、減少插入損耗和信號(hào)延遲并提高信號(hào)完整性。它由連接器和電纜組件組成，兩者都針對(duì)高速數(shù)據(jù)環(huán)境進(jìn)行了優(yōu)化。連接器和電纜組件具有72個(gè)引腳，電纜組件提供各種配置。NS PCIe電纜使用有阻抗控制功能的差分線對(duì)(雙同軸)，類似于同軸電纜，但有兩根導(dǎo)體。電纜組件旨在提供低信號(hào)損耗和最小串?dāng)_，確保高速可靠的數(shù)據(jù)傳輸。

  NS PCIe連接方案的主要優(yōu)點(diǎn)之一是其高密度設(shè)計(jì)。連接器和電纜組件設(shè)計(jì)得盡可能小而緊湊，因此在給定的PCB區(qū)域放置更多的連接器。此外，NS PCIe具有較低的插配高度。這使得它非常適合在服務(wù)器主板環(huán)境等擁擠的PCB環(huán)境中使用，在這些環(huán)境中空間非常寶貴。除了連接服務(wù)器組件，NS PCIe連接方案還可以用于連接存儲(chǔ)設(shè)備硬件、高性能計(jì)算硬件和加速器硬件(超詳細(xì)圖形、機(jī)器學(xué)習(xí)等)。

  NS PCIe連接方案還有其它幾項(xiàng)優(yōu)點(diǎn)：

  1，該方案靈活且可擴(kuò)展到下一代應(yīng)用中，這使其易于適應(yīng)不斷變化的業(yè)務(wù)需求。

  2，NS PCIe方案易于安裝，且需要的維護(hù)量極少，對(duì)于希望降低It成本的企業(yè)來(lái)說(shuō)很有吸引力。

3，該方案可靠性高，故障率低，使用壽命長(zhǎng)，是關(guān)鍵任務(wù)應(yīng)用場(chǎng)合的絕佳選擇。

  如前所述，阻抗不匹配導(dǎo)致的信號(hào)損失是工程師在設(shè)計(jì)高速信號(hào)路徑時(shí)面臨的挑戰(zhàn)之一。為了解決這個(gè)問(wèn)題，NS PCIe提供了一個(gè)解決方案。當(dāng)使用互操作性卡片機(jī)電(CEM)插槽時(shí)，PCIe Gen 5規(guī)范要求PCB路由的阻抗為85歐姆。為此，NS PCIe使用的電纜組件和連接器提供了85歐姆阻抗，目的是減少信號(hào)路徑上的回波損耗。

  除了用于連接數(shù)據(jù)中心相關(guān)的網(wǎng)絡(luò)、存儲(chǔ)和服務(wù)器外，NS PCIe所支持的可靠、高速數(shù)據(jù)傳輸還可用于電信等其它場(chǎng)合。在深入研究Molex莫仕的NearStack PCIe技術(shù)之前，最好先退后一步，研究一下在構(gòu)建高速連接器和布線組件方面所面臨的挑戰(zhàn)。

  A到B點(diǎn)：NearStack PCIe電線結(jié)構(gòu)

  為了解決差分線對(duì)和單端信號(hào)的信號(hào)完整性問(wèn)題，NS PCIe電纜跳線組件利用30 AWG雙同軸線(Twinax)和34 AWG邊帶線。Twinax是一種專用于高速數(shù)據(jù)傳輸應(yīng)用場(chǎng)合的電纜。它是由兩條平行的相互絕緣的銅線組成，外面由絕緣層包裹，在最外層有兩個(gè)接地導(dǎo)體。它們以高性能、低成本和易于安裝而聞名。

  NearStack PCIe電纜組件有多種長(zhǎng)度可供選擇，以滿足不同應(yīng)用場(chǎng)合的需求。NearStack PCIe應(yīng)用中使用的雙同軸電纜組件均采用內(nèi)部屏蔽，以最大限度地減少差分線對(duì)之間的串?dāng)_。雙軸電纜的主要優(yōu)點(diǎn)之一是它們能夠以低信號(hào)損失和最小串?dāng)_高速可靠地傳輸數(shù)據(jù)。因此非常適合用于需要高數(shù)據(jù)傳輸速率和高可靠性的高速網(wǎng)絡(luò)和存儲(chǔ)應(yīng)用場(chǎng)合。

  雙軸電纜還以其柔韌性和耐用性而聞名。它們能耐受彎曲和扭曲效應(yīng)的影響，可以經(jīng)受惡劣環(huán)境的嚴(yán)酷考驗(yàn)。

  除電線之外的其他挑戰(zhàn)

  信號(hào)，是數(shù)據(jù)的電氣表示，信號(hào)必須從A點(diǎn)到達(dá)B點(diǎn)才能實(shí)現(xiàn)傳輸目的。這意味著信號(hào)必須穿過(guò)電纜解決方案中的電線。該路徑是通過(guò)連接器貫通的。PCB連接器本身采用立式插配。NS PCIe配接的電纜有3種出線形式：臥式(R/A)、傾斜式和立式，這是指電線離開(kāi)塑殼的插配軸時(shí)的出線方式。高速信號(hào)通常需要專門的連接器件，以保持信號(hào)完整性并防止電磁信號(hào)等外部因素的干擾。歷史上，PCB被用作電線到連接器之間的連接中介。電纜組件內(nèi)的該P(yáng)CB被稱為“槳卡”。

  雖然槳卡有助于簡(jiǎn)化連接器的結(jié)構(gòu)，但它們可能會(huì)對(duì)整個(gè)連接器封裝構(gòu)成密度限制，且在PCIe Gen 5速率下，可能會(huì)對(duì)端到端信號(hào)完整性產(chǎn)生負(fù)面影響。在理想情況下，連接器只會(huì)對(duì)信號(hào)傳播造成延遲，但設(shè)計(jì)不佳的連接器也會(huì)因?yàn)橛绊懚〞r(shí)(抖動(dòng)：兩個(gè)邏輯狀態(tài)之間的過(guò)渡定時(shí)變化，可導(dǎo)致數(shù)據(jù)傳輸和解釋的錯(cuò)誤)和幅度(噪聲)而對(duì)信號(hào)造成負(fù)面影響。NS PCIe采用直接接觸式焊接端接，電線被直接焊接到信號(hào)觸點(diǎn)上，因此無(wú)需槳卡。這種專門針對(duì)NearStack電纜的直接接觸設(shè)計(jì)元素是內(nèi)部電纜結(jié)構(gòu)和制造的真正革命。

  從制造角度來(lái)看，若在自動(dòng)化裝配中不采用槳卡，則可進(jìn)行高度可重復(fù)性裝配，有助于獲得更可預(yù)測(cè)的信號(hào)完整性(SI)結(jié)果。此外，取消槳卡不僅有助于降低技術(shù)風(fēng)險(xiǎn)，而且還消除了與槳卡本身的設(shè)計(jì)和制造相關(guān)的成本和進(jìn)度障礙。

  Molex莫仕的NS PCIe產(chǎn)品系列包括3種類型的組件：

  01. NearStack PCIe PCB插頭

  02. 帶拉片的NearStack PCIe電纜組件(可提供臥式、傾斜式和立式出線)

  03. 帶插銷的NearStack PCIe電纜組件(可提供臥式、傾斜式和立式出線)

  其它值得注意的機(jī)械特性包括：

  電纜連接器上的一體化金屬插銷與PCB連接器的金屬籠罩嚙合，在對(duì)配時(shí)形成牢固的強(qiáng)制鎖定。

  提供立式、彎角式和臥式出線的電纜組件。系統(tǒng)設(shè)計(jì)人員因此可以更靈活地設(shè)計(jì)電纜布線。

  借助插頭上的金屬護(hù)罩，可獲得強(qiáng)制鎖定接口，實(shí)現(xiàn)焊尾附接和牢固可靠的電路板抓握。

  信號(hào)引腳受到保護(hù)，可避免因角度高達(dá)6度的鏟式對(duì)配(插配時(shí)未對(duì)準(zhǔn))而造成故障。