h1_key

  PMIC的原理及優(yōu)勢

  專用集成電路(ASIC)是為目標(biāo)應(yīng)用(例如工業(yè)，汽車，IoT，移動，醫(yī)療和家庭自動化)設(shè)計和優(yōu)化的系統(tǒng)。復(fù)雜的ASIC可能包含不同的組件，例如微處理器，接口和外圍功能，最終形成片上系統(tǒng)(SoC)。SoC的復(fù)雜設(shè)計需要額外的電源軌來提供不同的電流和電壓。這些應(yīng)該在仔細(xì)控制下單獨(dú)供電。

  復(fù)雜的PMIC包含幾個數(shù)字和模擬功能塊。模擬電路通過控制器調(diào)節(jié)感測和監(jiān)視，以控制上電排序和PMIC操作。控制器電路可以容納可編程序邏輯，微控制器或狀態(tài)機(jī)。標(biāo)準(zhǔn)電源管理包括使用DC-DC轉(zhuǎn)換器，低壓差(LDO)線性穩(wěn)壓器，安全功能和電壓監(jiān)控功能。

  例如，智能手機(jī)具有強(qiáng)大的應(yīng)用處理器和為GPS，多個傳感器，藍(lán)牙，NFC，相機(jī)，收音機(jī)，Wi-Fi和蜂窩無線供電的輕巧電池所增強(qiáng)的屬性。這些手機(jī)結(jié)合了多個PMIC，可動態(tài)管理使用情況和電池壽命。下面的圖1顯示了NXP引入的用于優(yōu)化不同模塊(例如，多處理器系統(tǒng)的計算，安全性和外圍設(shè)備)的Multiple PMIC概念。

圖1：用于復(fù)雜SoC的多個PMIC概念(圖片來源：NXP Semiconductors)

  具有PMIC的PCB設(shè)計

  功率密度，信號交叉耦合，組件放置和PCB層數(shù)是設(shè)計人員必須考慮的關(guān)鍵領(lǐng)域。在單個PMIC封裝中將多個電源進(jìn)行復(fù)雜的集成會使PCB設(shè)計變得困難。

  在用不同的專用接地層，信號層和電源層對所述PCB布局進(jìn)行平面布置之前，必須先考慮PCB疊層(PCB層數(shù))。良好的層積對于差模發(fā)射，外部噪聲敏感性，共模發(fā)射，串?dāng)_和電氣性能至關(guān)重要。

  組件的放置對于任何良好的PCB布局都是必不可少的。可以根據(jù)特定應(yīng)用程序以不同的方式放置組件。每個PCB都必須進(jìn)行適當(dāng)調(diào)整，并且可能需要進(jìn)行多次權(quán)衡。在元件放置期間，從PMIC輸入引腳開始至關(guān)重要，因?yàn)檩斎腚娙萜饔米鞅镜仉娫矗貏e是用于瞬態(tài)電源需求。

  PMIC性能對于數(shù)據(jù)完整性至關(guān)重要，應(yīng)確保其不受諸如干擾和損壞之類的危害。布局必須使攻擊者遠(yuǎn)離對噪聲敏感的信號，并保護(hù)來自其他攻擊者的敏感信號。

  平面和信號構(gòu)成了另一個標(biāo)準(zhǔn)的PMIC路由布局注意事項(xiàng)。建議將第二層(在組件安裝層下面)用作接地層，因?yàn)镮C必須具有低阻抗接地。接地阻抗可通過輸入電容器之類的組件有效地降低，從而通過連接產(chǎn)生低寄生效應(yīng)。接地層還可以充當(dāng)該組件安裝層上的電感性和電容性噪聲源的屏蔽層。

  在為PMIC布線PCB時，必須首先考慮降壓轉(zhuǎn)換器，因?yàn)榻祲恨D(zhuǎn)換器包括開關(guān)電源，而開關(guān)電源具有集成在IC內(nèi)部的動力總成。轉(zhuǎn)換器的接地引腳和輸入通常會傳送大量的高頻開關(guān)電流。通過使用粗線布線將電感和電阻最小化。減小的電阻可將不必要的功率損耗降至最低，并且低電感可將開關(guān)電壓尖峰降至最低，從而確?？煽康墓ぷ?。最小為1 nH的走線電感可能會引起問題。較粗的走線可為系統(tǒng)和轉(zhuǎn)換器提供高效，可靠的操作，并改善了線路瞬態(tài)響應(yīng)。如果輸入電容器和引腳保持靠近，則布線距離將保持最小，從而更容易實(shí)現(xiàn)低阻抗布線。這種布置的另一個優(yōu)點(diǎn)是減少了電感耦合的機(jī)會，因?yàn)檩斎胍_連接以超快的邊沿速率傳送開關(guān)電流。